Oversikt

Datamaskinarkitektur handler om hvordan en datamaskin er bygd opp, fra transistorer pa laveste niva til programmer pa hoyeste. Forstaelse av von Neumann-arkitekturen, CPU-ens komponenter og minnehierarkiet er sentralt i IN1020.

Von Neumann-arkitekturen

En von Neumann-maskin har kode og data i samme minne. Dette i motsetning til Harvard-arkitekturen som har separate minner. CPU-en henter instruksjoner fra minnet, dekoder dem og utforer dem (fetch-decode-execute-syklusen).

CPU-ens komponenter

ALU (Arithmetic Logic Unit): Utforer matematiske og logiske operasjoner. Ligger inne i CPU-en (ikke pa utsiden). En 64-bits ALU bestar av 64 stk 1-bits ALU-er (ikke 65). ALU kan utfore bade matematiske og logiske operasjoner.
Registre: Sma, ultraraske lagringsenheter inne i CPU-en. Et register bestar IKKE av mange RAM. Eksempler: programteller, instruksjonsregister, akkumulator.
Styreenhet (Control Unit): Koordinerer alle operasjoner. Dekoder instruksjoner og genererer styresignaler.
Databuss (BUS): Frakter informasjon mellom prosessor og andre enheter.

Minnehierarkiet

Fra raskest til tregest: Registre > Cache > RAM (primaerminne) > SSD/HDD (sekundaerminne). Viktig: Cache er raskere enn RAM. Sekundaerminne er ikke flyktig (beholder data uten strom), mens RAM er flyktig. Klokkesignalet er IKKE lagret i RAM.

Cache og cache-miss

Nar CPU-en trenger data, sjekkes cache forst. Cache-hit: data finnes i cache (raskt). Cache-miss: data ma hentes fra RAM (tregt, tar flere klokkesykler). Cache-miss betyr IKKE at minne er odelagt -- det betyr bare at dataen ikke var i cachen.

Pipeline

Pipeline deler instruksjonsutforelsen i trinn (fetch, decode, execute, writeback) slik at flere instruksjoner kan vaere i ulike stadier samtidig. En 4-trinns pipeline gir IKKE eksakt 4x hastighet pa grunn av hazards (datakonflikter, branch-konflikter). Det gar an a lage pipeline med et annet antall trinn enn 4 (f.eks. 3 eller 5).

Abstraksjonsnivaer

Fra lavest til hoyest: Transistor -> Register -> Pipeline -> Instruksjoner (f.eks. STA 04). Pa eksamen bes du ofte om a sortere elementer etter abstraksjonsnivaer.

Eksempel 1: Cache-beregning (H2022, oppg. 2.3)

3000 instruksjoner, 1 klokkesykel per instruksjon (uten cache-miss), 50% cache-miss, 4 klokkesykler per miss. Beregning: Basis = 3000 * 1 = 3000. Ekstra for miss: 3000 * 0.5 * (4-1) = 4500 (vi trekker fra 1 fordi 1 syklus allerede er telt). Total = 3000 + 4500 = 7500. Alternativ beregning: 50% hit: 1500*1=1500. 50% miss: 1500*4=6000. Total = 7500.

Eksempel 2: Sann/usann maskinvare (H2022, oppg. 2.4)

Typiske pastander: 'En transistor er en samling av strom som utgjor 1 byte' = USANT (transistor er en bryter). 'Sekundaerminne er flyktig minne' = USANT (det er ikke-flyktig). 'ALU ligger rett pa utsiden av CPU' = USANT (den er inne i CPU). 'En full-adder kan brukes som subtraktor ved a ha mente-inn=1' = SANT (2-er-komplement-teknikk). 'Et register bestar av mange RAM' = USANT.

Studieguide: Datamaskinarkitektur

Studieguide: Datamaskinarkitektur