eksamenssett
.no
Tren målrettet
Ungdomsskole/VGS
Høyskole
Ressurser
Skolenyttig
Forum
eksamenssett
.no
Tren målrettet
Ungdomsskole/VGS
Høyskole
Ressurser
Skolenyttig
Forum
eksamenssett
.no
Tren målrettet
Ungdomsskole/VGS
Høyskole
Ressurser
Skolenyttig
Forum
eksamenssett
.no
Tren målrettet
Ungdomsskole/VGS
Høyskole
Ressurser
Skolenyttig
Forum
Hjem
Høyskole
NTNU
TFE4171
Quiz
Dagens quiz – Simuleringsbasert verifikasjon og testbenk-design
Dagens quiz – Simuleringsbasert verifikasjon og testbenk-design
Spørsmål 1 av 10
0%
Hva er korrekt SystemVerilog for en klokke med 10 ns periode?
Simuleringsbasert verifikasjon og testbenk-design
A
logic clk = 0; always #5 clk = ~clk;
B
logic clk; assign clk = #5 ~clk;
C
logic clk = 0; initial #5 clk = ~clk;
D
logic clk = 0; always #10 clk = ~clk;
Vis hint
Rapporter feil